NitrOS9-Board

Aus
Wechseln zu: Navigation, Suche
6309EP Board
OS9 Board


Mikro Computer Board

Das Ziel ist ein vollständiges Computer System auf Basis einer MC6809 bzw. einer HD6309 CPU mit NitrOS9 als Betriebssystem.



Die ByteMachine

Aller Anfang ist schwer, deswegen waren meine ersten Schritte der Nachbau eines funktionierenden CPU Boards: die ByteMachine

Im GITHUB gibt es das Projekt die ByteMachine von dem GIT User c0pperdragon. Die ByteMachine besticht durch ihre grandiose Einfachheit kombiniert mit enorm großer Flexibilität.


Die ByteMachine besteht aus drei Komponenten:

  • CPU Board
  • Mainboard: SRAM, EEPROM, Taktgenerator, Reset Signal, 8 LED und 8 digitale Eingänge
  • optionales IO Board: serielle Schnittstelle und SD Karte


Jede 8 Bit CPU benötigt dieselben Komponenten für ein lauffähiges System. Daher macht es Sinn, die gemeinsamen Komponenten auf ein eigenes Board zu legen. Das CPU Board macht nur die Anpassung für das Mainboard der ByteMachine. Das IO Board ist optional und wird ggf. auf das Mainboard gesteckt.


Das Mainboard der ByteMachine hat zwei Schnittstellen, eine zum CPU Board und eine zum IO Board. Das CPU Board sowie das optionale IO Board werden einfach auf das Mainboard aufgesteckt. Man kann die CPU aber auch einfach in ein Steckbrett setzen und die Verbindung zum Mainboard über Steckdrähte herstellen.


Die Schnittstelle zwischen CPU Board und Mainboard ist eine Stiftleiste mit 34 Pins. Über die Schnittstelle wird das CPU Board versorgt mit Strom, Takt und Reset. Das CPU Board kontrolliert die restlichen Komponenten über die Schnittstelle. Jede CPU benötigt eine minimale Anpassung um Kompatibilität zur Mainboard Schnittstelle herzustellen.


Das IO Board ist optional. Es bietet eine serielle Schnittstelle und den Anschluss einer SD Karte. Allerdings hat das IO Board keinerlei 'Intelligenz': Sowohl die serielle Schnittstelle als auch die SD Karte werden nur über digitale IO getrieben (Soft UART und SD-Card Bit-Bang). Das IO Board wird einfach auf das Mainboard aufgesteckt, dazu dienen sie Stiftleisten auf der rechten Seite: 8 digitale Ausgänge, 8 digitale Eingänge und Stromversorgung.


Für die ByteMachine existieren 4 CPU Boards im GITHUB:

  • W65C02 mit 10 bis 16 MHz
  • W65C816 mit 10 bis 16 MHz
  • Z84C00
  • i8088

Es existieren Schaltbilder, Doku und Platinen Layout für jedes CPU Board. Außerdem gibt es im ROM des Mainboard für jede CPU ein Testprogramm. Das Testprogramm zeigt über die LED des Mainboard an, dass die Hardware richtig funktioniert. Es braucht nur ein EPROM am Mainboard, denn jede CPU hat ihren eigenen Speicherbereich in dem 512K großen EPROM Speicher.

Wenn man eine neue CPU an das Mainboard der Bytemachine anschließen möchte, dann genügen ein Steckbrett und ein paar Verbindungsdrähte. Das macht dieses Konzept so wunderbar flexibel.


CPU Board

Auf dem NitrOS9 Board läuft eine Motorola CPU 6809 mit 3MHz. Alternativ kann auch eine Hitachi 6309 verwendet werden, diese CPU ist PIN kompatibel und Binärcode kompatibel. Hitachi hat aber viele Verbesserungen im Design der 6309 einfließen lassen. Die 6309 ist schneller, hat mehr Register, kann 32 Bit Operationen ausführen und hat zusätzliche Befehle.

Die 6309 gibt es in verschiedenen Versionen. Je nach 'Speed-Grade' der CPU ist die maximale (interne) Taktfrequenz 1, 1.5, 2 oder 3 MHz. Zudem gibt die Typen P und EP, der Unterschied ist die Taktsteuerung. Die P Typen erzeugen den Takt intern aus einem 4 fachen Grundtakt (12MHz für eine 3MHz 6309P). Die EP Typen brauchen einen externen Takt, den man mit externer Elektronik bilden muss. Bei beiden Typen steuert die CPU die äußere Beschaltung mit zwei Taktleitungen: E und Q. Die Takte E und Q sind 90° phasenverschoben. Das E Signal ist ähnlich dem PHI2 bei der 6502 CPU, man erkennt aus dem Signal die Gültigkeit der Daten am Adressbus.


Basierend auf der Doku des W65C02 Board für die ByteMachine, habe ich drei CPU Boards entwickelt. Eines für die 6309P, eines für die 6309EP und eines wo man beide CPU Typen (P und EP) verwenden kann:



Die CPU Boards laufen extrem stabil. Die Taktfrequenz ist sehr flexibel, die 63C09P läuft stabil mit 1, 2, oder 3 MHz. Versuche die CPU zu übertakten sind erfolgreich, bei 4 MHz ist keine Erwärmung feststellbar und es läuft seit einigen Tagen fehlerfrei durch. Eine 63B09EP läuft tadellos mit 2,5 MHz.


IO Boards

Das Mainboard der Byte Machine stellt 8 digitale Ausgänge und 8 digitale Eingänge zur Verfügung. Im GitHub existiert zudem ein aufsteckbares IO Board, das eine serielle Schnittstelle sowie den eine SD Karte bietet (IOexpander).

Leider ist sowohl die serielle Schnittstelle als auch die SD Karte nur an den digitalen IO des Mainboard angeschlossen. Es gibt keinerlei Hardware Unterstützung. Die serielle Schnittstelle ist eine reine Software basierte Lösung (Soft-UART). Die SD Karte wird ebenso per Bit-Bang bedient, was es extrem langsam macht und die Software ist sehr aufwendig.


Deswegen habe ich eigene IO Boards entwickelt:

  • IO Test Board mit 15 LED (zum Test des IO Port und Software Entwicklung)
  • UART Board auf Basis eines TL16C550 (serielle Kommunikation bis 115200Bd)
  • Nano IO Board mit UART und SD Card auf Basis eines Arduino Nano



Alle diese IO Boards verwenden einen IO Port zum Anschluss auf einem CPU Board. Es braucht dazu spezielle, erweiterte CPU Boards, die Standard CPU Boards der Byte Machine haben keinen IO Port. Die IO Ports werden einfach auf den neuen CPU Boards aufgesteckt, quasi als dritte Ebene.


Das IO Test Board hat 15 LED, mit einem geeigneten Test Programm kann damit die korrekte Funktion des IO Port überprüfen.

Die LED-0 bis 7 zeigen den Zustand der Datenleitungen D0 bis D7 bei einem Schreibzugriff auf einen IO Bereich IO-0.

Die LED IO-0 bis IO-6 zeigen den letzten Zugriff auf den zugehörigen IO-Bereich. Bei einem Lesezugriff wird die LED ausgeschaltet und bei einem Schreibzugriff eingeschaltet.



Erweiterte CPU Boards

Die erweiterten CPU Boards stecken auf dem Byte Machine Mainboard, genau wie die Basis CPU Boards. Aber sie bieten erweiterte Funktionalität die über eine reine CPU Funktion hinaus geht:

  • IO Port zum Anschluss von bis zu 8 IO Boards
  • optional: Banking Funktion um den ganzen Mainboard Speicher zugreifen zu können
  • optional: Speicher Management (MMU) um den Adressraum über einem MB verwalten zu können
  • optional: Interrupt Managment
  • optional: DMA Funktionalität


Es sind folgende CPU Boards in Entwicklung:

  • W65C02 mit 16MHz und Banking (4 x 16K in einem MB)
  • 6309 CPU mit MMU 6829 (32 x 2K in zwei MB)



Auf diese erweiterten CPU Boards können die IO Boards aufgesteckt werden. Damit hat man eine schnelle serielle Kommunikation und einen effizienten Zugriff auf eine SD Karte.

Das 6309 Board mit der MMU hat eine hoch effiziente Speicher Verwaltung, einen Adressraum von 2 MB und separate IO Bereiche. Zusammen mit dem Nano IO Board hat man eine Verbindung zur Außenwelt (Terminal) und einen 'Massenspeicher'. Damit ist es schon eine gute Basis, auf der man problemlos ein NitrOS9 Level II implementieren kann.


Die Hardware

Die Hardware ist wie im vorhergehenden Kapitel beschrieben:

  • ein Byte Machine Mainboard mit 512K RAM und 512K EPROM
  • ein erweitertes CPU Board (6309 + MMU)
  • ein Nano IO Board mit serieller COM und SD Karte


Sobald das System läuft wird es davon eine Single Board Version geben (NitrOS9 SBC).


Memory MAP

Der physikalische Adressraum hat eine Größe von 2MB. Dem gegenüber steht eine CPU die nur 64K adressieren kann (logischer Adressraum). Diese Diskrepanz wird gelöst durch den Einsatz einer MMU von Motorola (MC6829).


Der Physikalische Adressraum hat eine Größe von 2MB und ist in 1024 Seiten (Pages) zu je 2K (Page $000 bis $3FF) unterteilt.

Die MMU splittet den logischen Adressraum (64K) auf in 32 Blöcke zu je 2K. Jeder dieser 2K großen Blöcke kann nun irgendwo im physikalischen Adressraum liegen (in 2K Schritten). Es erfolgt also eine Zuordnung von Block zu Page.

Es sind 32 Blöcke die einem der 1024 Pages zugeordnet werden. Dazu gibt es 32 Zeiger zu je 10 Bit (zwei Bytes), also insgesamt 64 Bytes, die eine ganze Speicherbelegung (Memory Map) beschreiben.

Die Memory MAP ermöglicht einen sehr flexiblen Zugriff auf den gesamten physikalischen Adressraum. Zudem kann das Block Mapping dynamisch verändert werden, sodass die CPU stets die gerade wichtigen Teile des physikalischen Adressraum im Zugriff hat.



Speicher Management (MMU)

Das NitrOS9 Level 2 hat bestimmte Anforderungen an die Hardware. Neben den Mindestanforderungen von 128K RAM sollte auch das Banking bestimmten Anforderungen entsprechen. Der Grund ist die Multitasking Fähigkeit von NitrOS9, das erfordert eine blitzschnelle Umschaltung zwischen verschiedenen Speicherbelegungen (Memory Maps).

In einem NitrOS9 System gibt es mehr als eine Memory MAP. Es ist sinnvoll, dass das OS andere Teile des physikalischen Adressraum sieht als ein Benutzer Programm. Zudem ist NitrOS9 in der Lage mehrere Benutzer Programme quasi gleichzeitig laufen zu lassen (Multi Tasking). Es gibt also mehrere Memory MAPs für das OS, für Treiber und für mehrere Benutzer Programme. Deshalb wird eine bestimmte Memory MAP als 'Task' bezeichnet.

Jeder Task beschreibt also eine ganze Memory MAP. Eine Memory MAP besteht technisch gesehen aus 32 Zeiger in den physikalischen Adressraum (für jeden Block ein Zeiger). Jeder Zeiger enthält die Nummer der zugeordneten Page, also eine Zahl zwischen 0 und 1023 (10 Bit). Die Zeiger sind dynamisch änderbar, also quasi ein RAM Speicher aus Sicht der CPU. Die MMU benötigt also 64 Byte RAM Speicher pro Task.

Das Multitasking ist natürlich nicht wirklich eine 'gleichzeitige' Ausführung von Programmen. Selbstverständlich wird immer nur ein Programm nach dem anderen ausgeführt. Um das Gefühl von gleichzeitig zu bekommen, wechselt die Ausführung der verschiedenen Tasks relativ häufig (zig mal pro Sekunde). Nun hat jeder Task seine eigene Memory MAP bestehend aus 64 Zeiger in den physikalischen Adressraum. Dank MMU muss das OS aber nur einen Schreibzugriff ausführen, um einen Task Wechsel zu veranlassen. Dazu stellt die MMU ein TASK-Register zur Verfügung.

Unter NitrOS9 werden alle Interrupts der CPU vom OS ausgeführt. Das bedeutet einen Task Wechsel in der MMU für jeden einzelnen Interrupt. Und natürlich einen Taskwechsel zurück zum Task der vorher eingestellt war. Das NitrOS9 läuft dabei immer auf Task #0.


Die MMU MC6829 stellt vier Tasks zur Verfügung. Also insgesamt 256 Bytes (64 mal 4). Jeder Speicherzugriff der CPU ist zunächst ein Zugriff in den logischen Adressraum (64K). Das System stellt aber einen physikalischen Adressraum von 2MB zur Verfügung. Also muss die MMU jeden Speicherzugriff umrechnen von logischer Adresse zu physikalischer Adresse. Das ist insbesondere bei einer 3MHz CPU eine ziemliche Herausforderung an den RAM in der MMU. Der RAM muss eine Antwortzeit von maximal 10nS haben.


Kaskadierung

Wenn das Multitasking intensiv genutzt wird, dann reichen diese 4 Tasks der MMU nicht mehr aus. In diesem Fall muss das NitrOS9 auf virtuelle Memory MAPs ausweichen. Das bedeutet aber, dass der Task Wechsel jedes mal 64 Bytes kopieren muss. Das bremst das System natürlich aus, darum ist eine größere Anzahl an echten Tasks wünschenswert.


Mit einer MMU hat man 4 'echte' Tasks

  • 0: System,
  • 1: DMA
  • 2,3: User Tasks


Die MMU MC6829 kann sehr einfach kaskadiert werden. Es können bis zu 8 MMUs (32 Tasks) problemlos im selben System arbeiten. Kaskadierte MMU's haben alle Pins bis auf einen einfach durchverbunden. Der eine Pin der unterschiedlich verdrahtet ist, selektiert die gewünschte MMU. Diese Selektion kann zB. durch einen 74LS138 erfolgen.


Speicher Schutz

Wenn nur ein Programm läuft, dann braucht man keinen besonderen Schutz des Speicherraum. Ganz anders ist es, wenn man mehrere Programme gleichzeitig laufen lässt (Multitasking). Es erhöht die Stabilität des System ungemein, wenn jedes Programm nur 'seinen eigenen Speicher' im Zugriff hat.

Das gilt insbesondere auch für den Speicher des Betriebssystem selbst. Wenn Benutzerprogramm in den Speicherbereich des NitrOS9 schreiben können, dann kann es zu Problemen und Abstürze kommen.

All Ressourcen im System (Bildschirm, IO, Massenspeicher, Kommunikation ...) können bei einer Motorola CPU nur als quasi 'Speicher' zugegriffen werden. Daher ist eine Speicherschutz auch glz. ein Schutz aller Ressourcen im System. Zum Beispiel der Bildschirm RAM, wenn da zwei Programme glz. hinein schreiben, dann wird es wahrscheinlich chaotisch aussehen am Bildschirm den Benutzer.


Nun kann die CPU ja nur ihren logischen Adressraum zugreifen. Daraus folgt, die CPU kann im physikalischen Adressraum nur zugeordnete Pages verändern. Letztlich muss also nur der Zugriff auf die MMU selbst beschränkt werden, um einen Speicherschutz zu erreichen.

Bei der MMU 6829 ist der Zugriff auf die MMU nur im Task #0 möglich. Task #0 ist also der System Task, der die alleinige Kontrolle über das Page Mapping hat. Der Speicherschutz ist folglich alleinige Aufgabe des OS. Das NitrOS9 kann sensible Speicherbereiche einem Programm zuordnen oder eben nicht.


Maximale Speicher Nutzung

Unter NitrOS9 Level 1 hatte man nie den vollen logischen Adressraum zur Verfügung. In jedem Fall musste stets ein ROM im obersten Ende des Speicher sein, weil da die Vektoren für Interrupts und SWI stehen und auch der Code dafür musste stets im Zugriff stehen.

Dank MMU und NitrOS9 Level 2 kann nun jeder Task die gesamten 64K voll RAM haben. Es wird kein einziges Byte verschwendet für ROM oder IO.


Möglich wird das durch eine besondere Fähigkeit der MMU, die selbstständig beim Aufruf einen OS9 Service (SWI) oder eines Interrupts automatisch in den System Task #0 schalten kann. Dazu stellt die CPU eigene Signale zur Verfügung, die ermöglichen der MMU die Erkennung, was die CPU gerade so macht. Im Falle eines Interrupt werden die Register auf den User Stack geschrieben, dann schaltet die MMU automatisch auf den Task #0, wodurch das System ROM sichtbar wird. Die CPU lädt den Interrupt Vektor aus dem System ROM und führt den Code aus.


Jeder Benutzer Task kann zusätzlichen RAM anfordern vom OS. Über einen Banking Bereich kann man so auch mehr als 64K Speicher zur Verfügung haben. Man kann RAM teilen mit mit anderen Tasks (gemeinsame RAM Bereiche). Es braucht keinen Platz für IO und keinen ROM Bereich in der Memory MAP eines Benutzer Task, es ist aber optional trotzdem noch möglich.

Der Benutzer Speicher ist geschützt vor Zugriffe eines anderen Benutzer Task. Alles Speicherbereiche des OS und die IO Bereiche sind geschützt vor den Benutzer Tasks.


Spezielle Funktionen der MMU

Durch spezielle Steuersignale von der CPU erkennt die MMU automatisch einen Reset, einen Interrupt (IRQ) oder einen SWI Befehl. Der Task Wechsel ist ein sensibler und komplexer Vorgang. Durch die Änderung der Speicher MAP ändert sich ja unter Umständen gänzlich alles, auch der Stack und User Stack liegt plötzlich an einer ganz anderen physikalischen Adresse. Die MMU zählt CPU Takte, damit die Umschaltung der Speicher MAP immer an dem exakt definierten Zeitpunkt statt findet.

Der Wechsel zum System Task #0 erfolgt voll automatisch. Die CPU sichert die Register noch in der User MAP und fetched die Vektoren bereits in der System MAP. Dann wird der Code des OS bzw. einer Modul (Hardware Treiber) ausgeführt. Die Rückkehr zum User Task erfolgt in der Regel durch ein RTI. Da muss der RTI Befehl noch aus der System MAP gelesen werden, die Rücksicherung der Register muss aber bereits vom Stack des Benutzer Task erfolgen. Der Zeitpunkt des Task Wechsel in der MMU ist sehr sensibel. Zum Glück übernimmt das NitrOS9 diese Aufgabe.


Der Schutz des OS vor Benutzer Code und der Schutz des Benutzer Code vor anderem Benutzer Code erfolgt nur durch das Paging. Der Schlüssel dazu ist die Konfiguration der MMU. Deshalb kann die MMU Konfiguration nur verändert werden durch "privilegierten Code". Die MMU Register sowie der Paging RAM können nur verändert werden, wenn der Task #0 aktiv ist. Mit anderen Worten, für DMA und Benutzerprogramme ist die MMU unsichtbar.

Nach einem Reset ist die MMU in einem speziellen Modus. Die Adressleitungen PA11 bis PA20 sind high, daher muss das Start ROM im oberen Ende des physikalischen Adressraum liegen. Da liegen auch die MMU Register und der MMU RAM. Bei der NitrOS9 Platine liegt die MMU an der Adresse 1FFF00 bis 1FFF7F (128 Bytes). Es ist egal ob die MMU Register sichtbar sind oder nicht, in diesem Adressbereich ist das ROM immer ausgeblendet.

Selbst wenn es einem Benutzer Programm gelingt, die Page 1023 einzublenden und so Zugriff auf den Adressen Bereich 1FFF00 bis 1FFF7F zu erlangen, kann das Programm die MMU nicht zugreifen (MMU ist unsichtbar).

Die MMU Hardware ist wasserdicht, der Speicher ist perfekt geschützt. Nur wenn das OS einen Zugriff erlaubt, hat das Benutzerprogramm einen Zugriff. Die Schwachstelle ist also immer das OS, eine Schadsoftware könnte aber theoretisch Fehler im Systemcode nutzen. Im Normalfall läuft der Benutzer Code in einer sichern Blase, quasi eine virtuelle Umgebung. Es läuft in seiner virtuellen Speicher Welt, die das OS eingestellt hat, und kommt nicht heraus.

Das Konzept mit der MMU geht schon in die Richtung, die beim PC erst seit dem Intel 386 funktionieren. Der Intel Prozessor ist natürlich 16/32 Bit breit, und hat das ganze Paging voll integriert in der CPU. Aber im Grunde gab es das schon Jahre vorher.


Inbetriebnahme

Voraussetzung ist ein sauber funktionierendes Byte Machine mit 12MHz Quarz (bei einer 3MHz CPU - 68C09P). Die Funktion des Mainboard kann man mit jedem CPU Board testen (Knight Rider Test Code).


Das OS9 Board mit MMU wird bestückt. Das GAL 22v10 muss mit dem korrekten JEDEC beschrieben werden (zB. mit einem TL866 Programmer). Bei 12MHz Systemtakt sollte die CPU ein C Typ sein (63C09P), für andere CPU Typen (1, 1.5 und 2 MHz) muss die Frequenz des Quarz entsprechend angepasst werden.


Das Board kann zunächst ohne MMU getestet werden, dazu bastelt man sich einen kleinen Adapter aus einem Sockel mit sieben Drähten (siehe Fotos). Der Adapter verdrahtet eine fixe Memory MAP, die kompatibel ist zu den einfachen CPU Boards. Damit wird der Standard Test Code an der EPROM Adresse $5FD00 (physikalische Adresse $1FFC00) ausgeführt. Wenn der GAL richtig programmiert wurde, dann sollte die Knight Rider Animation laufen (genau wie bei den einfachen CPU Boards).

Mit MMU braucht man dann ein anderes EPROM auf dem Byte Machine Mainboard. Der Standard-ROM wird ersetzt durch einen eigenen EPROM, dem OS9 EPROM.




Das Betriebssystem

Zum Einsatz kommt NitrOS9 Level II. Die Basis dafür ist der Quellcode des NitrOS9 für den Tandy CoCo-III. Das NitrOS9 wird angepasst auf die im vorigen Kapitel beschriebene Hardware Plattform (NitrOS9 SBC).



Start Sequenz

Nach einem Reset fetched die CPU den RESET Vektor von der logischen Adresse $FFFE und führt den Code aus. Die MMU ist nach einem RESET in einem speziellen Modus. Die Adressleitungen PA11 bis PA20 sind high, daher wird der Reset Vektor gelesen von der physischen Adresse $1FFFFE. Es läuft privilegierter Code, die MMU Konfig Register sind in der Page 1023 sichtbar.

Das erste was die CPU nun zu tun hat, ist die Konfiguration der MMU. Sonst hat man keinen Zugriff außerhalb der Page 1023. Die MMU bekommt nun die Konfiguration unter der NitrOS9 laufen kann. Dann wird der Kern Code gestartet. Je nach Art des NitrOS9 ist entweder das gesamte OS im ROM (20K) oder nur der Kern (4K).


News

  • 19.05.2022 -- Teil-Inbetriebnahme OS9 Board (ohne MMU)
  • 29.04.2022 -- Layout des OS9 Board
  • 13.03.2022 -- Aufbau und erste Versuche mit der ByteMachine


Downloads



Links