FPGA/PapilioDuo: Unterschied zwischen den Versionen
< FPGA
Tw (Diskussion | Beiträge) (Die Seite wurde neu angelegt: „right|thumb|250px|Papilio Duo __TOC__<br /> == Papilio Duo == Das Core Board enthält den FPGA und die notwendige Mindestbeschaltung. Es…“) |
Tw (Diskussion | Beiträge) (→Beschreibung des Core Board 3S500E) |
||
| Zeile 11: | Zeile 11: | ||
===== Beschreibung des Core Board 3S500E ===== | ===== Beschreibung des Core Board 3S500E ===== | ||
| − | [[File: | + | [[File:Core.jpg|500px|Open3S500E]] |
# JTAG interface: for debugging/programming | # JTAG interface: for debugging/programming | ||
| Zeile 17: | Zeile 17: | ||
<br /> | <br /> | ||
| + | |||
== Computing Shield == | == Computing Shield == | ||
Version vom 10. Oktober 2019, 17:49 Uhr
Datei:Papilio.gif
Papilio Duo
Inhaltsverzeichnis
Papilio Duo
Das Core Board enthält den FPGA und die notwendige Mindestbeschaltung. Es gibt unterschiedliche Core Boards von verschiedenen Hersteller (XILINX und Altera).
Beschreibung des Core Board 3S500E
- JTAG interface: for debugging/programming
- FPGA pins expander, VCC, GND and all the I/O ports are accessible on expansion connectors for further expansion
Computing Shield
Das M
LogicStart Shield
Das M
