FPGA/PapilioDuo: Unterschied zwischen den Versionen
< FPGA
Tw (Diskussion | Beiträge) |
Tw (Diskussion | Beiträge) (→LogicStart Shield) |
||
| Zeile 42: | Zeile 42: | ||
Das M | Das M | ||
| − | <gallery mode="traditional" widths= | + | <gallery mode="traditional" widths=90px heights=90px perrow=4 caption=""> |
PapilioDue-LogicStart-1.jpg | PapilioDue-LogicStart-1.jpg | ||
PapilioDue-LogicStart-2.jpg | PapilioDue-LogicStart-2.jpg | ||
Version vom 10. Oktober 2019, 19:37 Uhr
Inhaltsverzeichnis
Papilio Duo
Das Core Board enthält den FPGA und die notwendige Mindestbeschaltung. Es gibt unterschiedliche Core Boards von verschiedenen Hersteller (XILINX und Altera).
Beschreibung des Core Board 3S500E
- JTAG interface: for debugging/programming
- FPGA pins expander, VCC, GND and all the I/O ports are accessible on expansion connectors for further expansion
Computing Shield
Das Core Board enthält den FPGA und die notwendige Mindestbeschaltung. Es gibt unterschiedliche Core Boards von verschiedenen Hersteller (XILINX und Altera).
LogicStart Shield
Das M