FPGA/Open3S500E: Unterschied zwischen den Versionen

Aus
Wechseln zu: Navigation, Suche
(Beschreibung des DVK600 mit dem Core Board)
(Beschreibung des DVK600 mit dem Core Board)
Zeile 57: Zeile 57:
 
[[File:Core3S500E-intro.jpg|500px|Open3S500E]]
 
[[File:Core3S500E-intro.jpg|500px|Open3S500E]]
  
# XC3S500E:the XILINX Spartan-3E
+
# XC3S500E: XILINX Spartan-3E FPGA
# EPM1270:onboard CPLD device which features:
 
 
#* Operating Frequency: 50MHz
 
#* Operating Frequency: 50MHz
#* Operating Voltage: 1.5-3.3V
+
#* Operating Voltage: 1.15V~3.3V
#* Package: QFP144
+
#* Package: QFP208
 
#* I/Os: 116
 
#* I/Os: 116
#* LEs: 1,270, the equivalent to 4,000 logic gates
+
#* LEs: 500K
#* Debugging/Programming: JTAG
+
#* RAM: 360kb
# AMS1117-3.3: 3.3V voltage regulator
+
#* DCMs: 4
# Power switch
+
#* Debugging/Programming: supports JTAG
 +
# AMS1117-3.3, 3.3V voltage regulator
 +
# AMS1117-2.5, 2.5V voltage regulator
 +
# AMS1117-1.2, 1.2V voltage regulator
 +
# XCF04S, onboard serial FLASH memory, for storing code
 
# Power indicator
 
# Power indicator
# LEDs: convenient for indicating I/O status and/or program running state
+
# LEDs
# Joystick: five positions
+
# FPGA initialization indicator
 
# Reset button
 
# Reset button
# Buzzer
+
# nCONFIG button: for re-configuring the FPGA chip, the equivalent of power reseting
# 8 I/Os interface: for connecting accessory boards
+
# 50M active crystal oscillator
# 16 I/Os interface: for connecting accessory boards
+
# JTAG interface: for debugging/programming
# 8 I/Os interface: for connecting accessory boards
+
# FPGA pins expander, VCC, GND and all the I/O ports are accessible on expansion connectors for further expansion
# 32 I/Os interface: for connecting accessory boards
 
For interface 9-12: it's possible to emulate the interfaces as ONE-WIRE, USART, I2C, SPI, PS/2, etc.
 
<ol start="13">
 
<li>1-WIRE interface: for connecting 1-WIRE devices (TO-92 package), such as temperature sensor (DS18B20), electronic registration number (DS2401), etc.</li>
 
<li>Character LCD interface: for connecting character LCD, such as the LCD1602 (5V Blue Backlight) in Package B</li>
 
<li>5V DC jack</li>
 
<li>JTAG interface: for programming/debugging</li>
 
<li>MCU pins connector: all the MCU pins are accessible on expansion connectors for further expansion</li>
 
<li>LEDs jumper</li>
 
<li>Buzzer jumper</li>
 
</ol>
 
 
 
<pre>For jumper 18-19:
 
 
 
- short the jumper to connect to I/Os used in example code
 
- open the jumper to connect to other</pre>
 
  
 
<br />
 
<br />

Version vom 24. September 2019, 15:46 Uhr

Open3S500E


WaveShare Open-3S500E

Das ist ein sehr gut dokumentiertes FPGA Entwickler Board der Firma WaveShare mit ausgezeichnetem Support. Dieses Board hat einen FPGA der Firma XILINX (XC3S500E) und es wird mit zahlreichem Zubehör geliefert.

Wie bei WaveShare üblich ist alles sehr modular aufgebaut. Es gibt verschiedene Core Module von XILINX und Altera, die auf WaveShare standardisierte "Mother Boards" gesteckt werden.

An den Motherboards können zahlreiche Erweiterungen gesteckt werden, sodass man diese Entwicklungsumgebung sehr flexibel gestalten kann.


Core Board 3S500E

Das Core Board enthält den FPGA und die notwendige Mindestbeschaltung. Es gibt unterschiedliche Core Boards von verschiedenen Hersteller (XILINX und Altera).


Mother Board DVK600

Das Motherboard verbindet das Core Board mit den zahlreichen Zusatz Modulen.


Zusatz Module

Die Zusatz Module werden einfach an das Motherboard gesteckt und sind so mit dem Core Board verbunden. Je nach Projekt verwendet man die gewünschten Module und steckt sich so einfach sein Gesamtsystem zusammen.


Beschreibung des DVK600 mit dem Core Board

Open3S500E

  1. XC3S500E: XILINX Spartan-3E FPGA
    • Operating Frequency: 50MHz
    • Operating Voltage: 1.15V~3.3V
    • Package: QFP208
    • I/Os: 116
    • LEs: 500K
    • RAM: 360kb
    • DCMs: 4
    • Debugging/Programming: supports JTAG
  2. AMS1117-3.3, 3.3V voltage regulator
  3. AMS1117-2.5, 2.5V voltage regulator
  4. AMS1117-1.2, 1.2V voltage regulator
  5. XCF04S, onboard serial FLASH memory, for storing code
  6. Power indicator
  7. LEDs
  8. FPGA initialization indicator
  9. Reset button
  10. nCONFIG button: for re-configuring the FPGA chip, the equivalent of power reseting
  11. 50M active crystal oscillator
  12. JTAG interface: for debugging/programming
  13. FPGA pins expander, VCC, GND and all the I/O ports are accessible on expansion connectors for further expansion


Dokumentation


WEB Links